【产业信息速递】新一代CIS，迎来关键技术突破！

（信息来源：semiconductor）

CEA-Leti 科学家在ECTC 2024上报告了三个相关项目的一系列成功，这些成功是实现新一代 CMOS 图像传感器 (CIS) 的关键步骤，该传感器可以利用所有图像数据来感知场景、了解情况并进行干预——这些功能需要在传感器中嵌入 AI。

由于智能传感器在智能手机、数码相机、汽车和医疗设备中具有高性能成像功能，因此对智能传感器的需求正在迅速增长。这种对通过嵌入式人工智能增强的图像质量和功能的需求，给制造商带来了在不增加设备尺寸的情况下提高传感器性能的挑战。

论文 《三层集成中高密度 TSV 的背面减薄工艺开发》的主要作者 Renan Bouis 表示：“堆叠多个芯片来创建 3D 架构，例如三层成像器，已经导致传感器设计的范式转变。”

“不同层之间的通信需要先进的互连技术，而混合键合技术可以满足这一要求，因为它的间距非常细，在微米甚至亚微米范围内，”他说。“高密度硅通孔 (HD TSV) 具有类似的密度，可以通过中间层进行信号传输。这两种技术都有助于缩短导线长度，这是提高 3D 堆叠架构性能的关键因素。”

“无与伦比的精度和紧凑性”

这三个项目应用了该研究所之前的研究成果，即使用这些技术模块堆叠三个 300 毫米硅晶片。CEA-Leti 项目经理兼 IRT  Nanoelec 智能成像仪项目主管Eric Ollier 表示：“这些论文介绍了制造 3D 多层智能成像仪所必需的关键技术模块，这些模块能够满足需要嵌入式 AI 的新应用。”CEA-Leti 研究所是 IRT Nanoelec 的主要合作伙伴。

“将混合键合与CMOS图像传感器中的高密度 TSV 相结合，可以促进各种组件（如图像传感器阵列、信号处理电路和存储元件）的集成，并具有无与伦比的精度和紧凑性，”论文“用于 高级 CMOS 图像传感器应用的高密度 TSV 的 3 层细间距 Cu-Cu 混合键合演示器”的主要作者 Stéphane Nicolas 说道， 该论文被选为会议的重点论文之一。

该项目开发了一种三层测试载体，具有两个嵌入式 Cu-Cu 混合键合接口，面对面（F2F）和面对面（F2B），并且一个晶圆包含高密度 TSV。

Ollier 表示，测试车辆是一个重要的里程碑，因为它不仅展示了每项技术模块的可行性，还展示了集成流程的可行性。“该项目为展示功能齐全的三层智能 CMOS 图像传感器奠定了基础，边缘 AI 能够解决高性能语义分割和物体检测应用，”他说。

在 ECTC 2023 上，CEA-Leti科学家报告了一种双层测试载体，该载体结合了 10 微米高、1 微米直径的 HD TSV 和高度受控的混合键合技术，两者均采用 F2B 配置组装。最近的研究随后将 HD TSV 缩短至 6 微米高，从而开发出一种双层测试载体，该载体具有低色散电气性能并可简化制造。

“电阻降低 40％”

“通过优化减薄工艺，我们能够以良好的均匀性降低基板厚度，相比 1×10 微米 HD TSV，我们的 1×6 微米铜HD TSV 具有更高的电阻和隔离性能，”论文“用于三层 CMOS 图像传感器的低电阻和高隔离 HD TSV”的主要作者 Stéphan Borel 说道。

“高度的降低使电阻降低了 40%，与长度的减少成正比。同时降低纵横比增加了隔离衬垫的台阶覆盖率，从而提高了耐压性能，”他补充道。

Ollier 解释道：“凭借这些成果，CEA-Leti 现已明确成为这一致力于开发下一代智能成像仪的新领域的全球领导者。这些在传感器本身中实现边缘 AI 的新型 3D 多层智能成像仪将真正成为成像领域的突破，因为边缘 AI 将提高成像仪性能并实现许多新应用。”